面向多时钟、多复位设计审查 clock domain crossing 与 reset domain crossing 风险，输出同步策略、waiver 证据和签核前闭环清单。

审查 clock/reset 规划、同步释放、门控时钟、低功耗模式和 test/scan 影响，帮助前端在编码前降低 CDC/RDC 与 STA 风险。