时钟复位架构审查

When to use

当系统或 IP 准备冻结 clock/reset 方案，或在 CDC/RDC 问题反复出现时使用。它适合审查多时钟域、异步 reset、gated clock、scan/test mode 和低功耗模式的相互影响。

Inputs

• clock/reset 架构图和频率关系。
• reset source、同步释放策略和时序要求。
• scan/test/low-power mode 说明。
• CDC/RDC、STA 和 DFT 关注点。

Workflow

1. 列出所有 clock/reset domain 和派生关系。
2. 标出异步入口、同步器、reset release 和 reconvergence 风险。
3. 检查 gated clock 与 scan/test mode 兼容性。
4. 检查低功耗上下电顺序对 reset 的影响。
5. 输出架构级改进建议和编码约束。
6. 形成 CDC/RDC 工具约束输入。

Outputs

• Clock/reset domain 矩阵。
• 高风险跨域和复位释放清单。
• 编码约束和 CDC/RDC 准备建议。
• 需要