R
RTL 代码生成助手
94RTL 设计与集成v1.1.0
把已评审的架构说明、接口表、寄存器表和时序约束转成可综合 Verilog/SystemVerilog，并同步产出追踪表、Lint 检查清单和验证交接说明。
RTLSystemVerilog寄存器Lint
已验证286 次
查看详情
IC Coder Skill HubIC Hub
面向中国 IC 工程师的可信 Agent Skill 平台。精选、审核、下载、安装，一条链路接入 IC Coder 与主流 AI Coding Agent。
27
已整理 Skill
89
平均审核分
SHA256
下载校验
IC Hub 控制面板
27
Skill 目录
统一维护元数据、版本、许可和发布状态。
格式校验
Secret 扫描
沙箱预检
精选 Skill
先覆盖最常用的 IC 工程场景
从规格、RTL、验证、STA、PnR 到签核与自动化，优先提供能直接进入工程流的能力包。
C
CDC/RDC 审查助手
93签核与交付v1.0.0
面向多时钟、多复位设计审查 clock domain crossing 与 reset domain crossing 风险，输出同步策略、waiver 证据和签核前闭环清单。
CDCRDCResetSignoff
已验证132 次
查看详情U
UVM 环境搭建助手
93功能验证v1.1.0
根据 DUT 接口、事务模型、寄存器表和验证计划生成 UVM agent、sequence、scoreboard、coverage 与 smoke regression 骨架，重点保证结构可维护。
UVMTestBenchCoverageScoreboard
已验证248 次
查看详情A
Assertion 计划生成
92功能验证v1.0.0
把协议规则、状态机、异常优先级和安全属性转成 SVA 计划与断言骨架，帮助验证团队建立可维护的 checker 体系。
SVAAssertionProtocolFormal
已验证136 次
查看详情
IC Coder
把 AI 带进芯片研发主流程
IC Coder 面向 FPGA、数字 IC 前端、功能验证、IP 与 SoC 子系统研发。IC Hub 负责沉淀可复用 Skill，让能力可以被发现、审核、下载和安装。
20倍+
典型场景提效
覆盖需求、代码、验证、调试链路。
闭环
生成-验证-迭代
从需求到波形分析持续反馈。
私有化
企业内网交付
适配团队权限、数据和运维要求。
EDA
主流工具链协同
连接仿真、综合、报告与自动化流程。
AI 进入 FPGA 设计验证主流程
把需求拆解、代码生成、验证执行、波形理解和问题修复连成工程闭环。
需求到 RTL 的结构化交付
TestBench 自动生成
仿真失败回溯与修复建议
IC Coder Loop
FPGA / RTL / 验证研发闭环
01需求理解
02Spec 生成
03RTL 编写
04TestBench
05仿真验证
06波形分析
07迭代修复
需求到代码
验证到修复
报告到交付
行业动态
每天跟踪 AI4EDA 与芯片 Agent
精选 IC Coder 公众号文章，用户点标题即可进入阅读全文。
IC Coder 行业观察
后续可接公众号文章链接、阅读量和专题标签。
工程实践2026-06-016 分钟
为什么 TestBench、Assertion 和波形，是芯片 AI Agent 的验证证据链？
AI 写完 Verilog 之后，真正的工作才刚开始
前面我聊过一个判断：AI 会写 Verilog，不等于 AI 能交付芯片。这句话听起来像结论，但落到工程里，真正的问题是：AI 写完 RTL 以后，谁来告诉它“对不对”？如果错了，谁来告诉它“错在哪一个周期、哪一组信号、哪一条约束”？ 我最近连续看了几篇围绕芯片 AI Agent、SVA、TestBench feedback 和验证反馈学习的工作，感受很强：
鹏野嘉途科技公众号阅读全文
AI + FPGA2026-06-0110 分钟
Physical AI 火了，为什么 FPGA 变得更加重要？
当 AI 从屏幕走进机器人，真正的瓶颈不只是算力，而是实时闭环、接口和确定性
最近我在看 Physical AI、机器人边缘计算和 AI4FPGA 的资料时，越来越强烈地感觉到：AI 硬件的竞争正在从“单点算力”走向“系统闭环”。 过去我们谈 AI 芯片，很容易把注意力放在训练集群、推理吞吐、HBM、先进封装、TOPS 和大模型参数量上。但当 AI 真正进入机器人、无人系统、智能汽车、工业现场，问题会突然变得更“硬”：相机帧什么时候到
鹏野嘉途科技公众号阅读全文
AI + FPGA2026-06-0111 分钟
AI 会写 Verilog 了，为什么还交付不了芯片？
真正难的不是生成代码，而是验证闭环
上一期我聊到一个判断：AI 芯片的竞争，正在从单颗芯片里的算力单元，扩展到工艺、封装、互连、验证、EDA 和系统工程。 这一期，我想沿着这个判断继续往下拆一个更具体的问题：既然现在大模型已经能写 Verilog、SystemVerilog，为什么我们还不能说“AI 已经能交付芯片”？
鹏野嘉途科技公众号阅读全文
产业观察2026-05-309 分钟
过去两周，AI芯片圈发生了什么？
2nm、3D-IC、HBM4 和 AI4EDA 正在汇合
过去两周，我一直在跟踪 AI 芯片和 EDA 领域的几条新动态。 如果平时不盯这个赛道，这些新闻看起来会有点散：Cadence 和三星在谈 2nm/3D-IC，Synopsys 和三星在谈 AI-powered EDA flow，FuriosaAI 与 Broadcom 在谈下一代推理平台，AMD 又在台湾先进封装生态上继续加码。
鹏野嘉途科技公众号阅读全文
可信机制
每个 Skill 都要留下证据
格式、Secret、安全行为、依赖、Benchmark、人工复核和签名下载共同组成平台门禁。
当前门禁
格式校验
解析 SKILL.md、frontmatter、目录结构和版本号。
第 1 / 5 步
企业接入
下载、安装、审计都可追溯
支持登录授权下载、Skill 包哈希、版本历史、MCP/CLI 安装和后台审计，后续可接企业私有化部署。
统一账号
授权下载
MCP 安装
审计报告