审查 scan chain、test mode、clock/reset、memory BIST、wrapper、ATPG 约束和可测试性风险，帮助前后端在 DFT 前完成交接。