把已评审的架构说明、接口表、寄存器表和时序约束转成可综合 Verilog/SystemVerilog，并同步产出追踪表、Lint 检查清单和验证交接说明。