RTL 代码生成助手

When to use

当架构说明已经稳定，需要把模块接口、寄存器行为、握手机制、复位策略和简单 datapath 落成可综合 RTL 时使用。适合控制模块、寄存器切片、AXI/APB 外围封装、轻量 datapath shell 和 IP 集成 wrapper。

Inputs

• 架构说明或需求拆解结论。
• 接口表：信号名、方向、宽度、时钟域、复位域、握手规则。
• 寄存器表：地址、字段、读写属性、复位值、副作用。
• 时序与综合约束：pipeline、latency、fanout、面积/功耗侧重点。
• 已有代码风格、命名规则和 Lint 规则。

Workflow

1. 先输出模块契约表，确认所有输入输出、clock/reset、valid/ready、interrupt、CSR 字段都有来源。
2. 将功能拆成 package/types、leaf module、wrapper 三层，避免在一个文件里混合太多职责。
3. 顺序逻辑使用明确 reset 分支，组合逻辑给出默认赋值，避免 latch。
4. 对每个寄存器字段建立 spec-to-RTL 追踪行，标记实现文件和开放问题。
5. 生成最小自