从时钟树、I/O 时序、异步路径、mode/corner 和综合目标出发，生成可审查的 SDC 草案、约束风险表和综合前检查计划。

专项审查 false path、multicycle、case analysis、clock group 等 STA exception，识别过度约束、漏约束和缺少证据的时序风险。

分析综合后的 timing、area、power、fanout、critical path 和约束变化，定位 QoR 下降原因并给出 RTL/SDC/综合策略优化建议。