面向 FPGA 项目分析 timing report、约束、critical path、跨时钟和资源布局问题，给出 RTL、约束和实现策略层面的收敛方案。