审查 clock/reset 规划、同步释放、门控时钟、低功耗模式和 test/scan 影响，帮助前端在编码前降低 CDC/RDC 与 STA 风险。